定義一個變量a，數(shù)據(jù)類型為4位位向量（）。

根據(jù)已給出的全加器的VHDL程序，試寫出一個4位逐位進位全加器的VHDL程序。

VHDL語言構(gòu)造體的描述方式有哪幾種？試述各自的特點。

簡述CPLD與FPGA的異同。

用IF語句編寫一個二選一電路，要求輸入a、b, sel為選擇端，輸出q。

簡述實體端口的模式。

（）狀態(tài)機輸出只依賴于器件的當(dāng)前狀態(tài)，與輸入信號無關(guān)。

完成下圖所示的觸發(fā)器。

VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實體、（）兩部分和對庫的引用聲明。

早期的可編程邏輯器件包括（）。