問(wèn)答題簡(jiǎn)述實(shí)體端口的模式。
您可能感興趣的試卷
你可能感興趣的試題
1.問(wèn)答題簡(jiǎn)述VHDL語(yǔ)言與計(jì)算機(jī)語(yǔ)言的差別。
2.問(wèn)答題簡(jiǎn)述CPLD與FPGA的異同。
5.問(wèn)答題8digital標(biāo)識(shí)符合法嗎？
最新試題
簡(jiǎn)述CPLD與FPGA的異同。
題型：?jiǎn)柎痤}
（）狀態(tài)機(jī)輸出只依賴(lài)于器件的當(dāng)前狀態(tài)，與輸入信號(hào)無(wú)關(guān)。
題型：填空題
IF語(yǔ)句根據(jù)指定的條件來(lái)確定語(yǔ)句執(zhí)行順序，共有3種類(lèi)型：（）。
題型：填空題
完成下圖所示的觸發(fā)器。
題型：?jiǎn)柎痤}
用IF語(yǔ)句編寫(xiě)一個(gè)二選一電路，要求輸入a、b, sel為選擇端，輸出q。
題型：?jiǎn)柎痤}
VHDL語(yǔ)言構(gòu)造體的描述方式有哪幾種？試述各自的特點(diǎn)。
題型：?jiǎn)柎痤}
12_bit標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
signal標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
進(jìn)程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。
題型：填空題
簡(jiǎn)述VHDL語(yǔ)言與計(jì)算機(jī)語(yǔ)言的差別。
題型：?jiǎn)柎痤}