（）狀態(tài)機(jī)輸出只依賴于器件的當(dāng)前狀態(tài)，與輸入信號(hào)無關(guān)。

用IF語句編寫一個(gè)四選一電路，要求輸入d0～d3, s為選擇端，輸出y。

圖中給出了4位逐位進(jìn)位全加器，請完成其VHDL程序。

進(jìn)程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。

請列舉三種可編程邏輯器件：EEPROM、（）、FPGA。

請簡述自上至下硬件電路設(shè)計(jì)方法的基本過程。

完成下圖所示的觸發(fā)器。

簡述moore狀態(tài)機(jī)和mealy狀態(tài)機(jī)的區(qū)別。

簡述實(shí)體端口的模式。

Moore狀態(tài)機(jī)輸出只是狀態(tài)機(jī)當(dāng)前狀態(tài)的函數(shù)，Mealy狀態(tài)機(jī)輸出為有限狀態(tài)機(jī)當(dāng)前值和輸入值的函數(shù)