請簡述自上至下硬件電路設(shè)計方法的基本過程。

8digital標(biāo)識符合法嗎？

基于乘積項技術(shù)構(gòu)造的可編程邏輯器件叫做（），基于查找表技術(shù)構(gòu)造的可編程邏輯器件叫做FPGA。

編寫一個數(shù)值比較器VHDL程序的進程（不必寫整個結(jié)構(gòu)框架），要求使能信號g低電平時比較器開始工作，輸入信號p=q，輸出equ為‘0’，否則為‘1’。

VHDL語言的變量和信號有什么區(qū)別？

試舉出兩種可編程邏輯器件（）、FPGA。

一個最簡單的VHDL語言由哪幾部分組成？請簡述各部分的主要功能。

定義一個變量a，數(shù)據(jù)類型為4位位向量（）。

IF語句根據(jù)指定的條件來確定語句執(zhí)行順序，共有3種類型：（）。

編寫一個4位加法計數(shù)器VHDL程序的進程（不必寫整個結(jié)構(gòu)框架），要求復(fù)位信號reset低電平時計數(shù)器清零，變高后，在上升沿開始工作；輸入時鐘信號為clk，輸出為q。