問(wèn)答題編寫一個(gè)數(shù)值比較器VHDL程序的進(jìn)程（不必寫整個(gè)結(jié)構(gòu)框架），要求使能信號(hào)g低電平時(shí)比較器開(kāi)始工作，輸入信號(hào)p=q，輸出equ為‘0’，否則為‘1’。
您可能感興趣的試卷
最新試題
簡(jiǎn)述實(shí)體端口的模式。
題型：?jiǎn)柎痤}
（）狀態(tài)機(jī)輸出只依賴于器件的當(dāng)前狀態(tài)，與輸入信號(hào)無(wú)關(guān)。
題型：填空題
整型對(duì)象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。
題型：填空題
一個(gè)最簡(jiǎn)單的VHDL語(yǔ)言由哪幾部分組成？請(qǐng)簡(jiǎn)述各部分的主要功能。
題型：?jiǎn)柎痤}
digital_ _8標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
12_bit標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
用IF語(yǔ)句編寫一個(gè)四選一電路，要求輸入d0～d3, s為選擇端，輸出y。
題型：?jiǎn)柎痤}
8digital標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
試舉出兩種可編程邏輯器件（）、FPGA。
題型：填空題
定義一個(gè)變量a，數(shù)據(jù)類型為4位位向量（）。
題型：填空題