問(wèn)答題用IF語(yǔ)句編寫(xiě)一個(gè)四選一電路，要求輸入d0～d3, s為選擇端，輸出y。
您可能感興趣的試卷
你可能感興趣的試題
1.問(wèn)答題簡(jiǎn)述實(shí)體端口的模式。
2.問(wèn)答題簡(jiǎn)述VHDL語(yǔ)言與計(jì)算機(jī)語(yǔ)言的差別。
3.問(wèn)答題簡(jiǎn)述CPLD與FPGA的異同。
最新試題
編寫(xiě)一個(gè)數(shù)值比較器VHDL程序的進(jìn)程（不必寫(xiě)整個(gè)結(jié)構(gòu)框架），要求使能信號(hào)g低電平時(shí)比較器開(kāi)始工作，輸入信號(hào)p=q，輸出equ為‘0’，否則為‘1’。
題型：?jiǎn)柎痤}
CONSTANT T2：std_logic <= ’0’;
題型：判斷題
語(yǔ)句type wr is（wr0，wr1，wr2，wr3，wr4，wr5）；定義了一個(gè)狀態(tài)機(jī)變量wr，可以直接對(duì)wr賦值。
題型：判斷題
簡(jiǎn)述VHDL語(yǔ)言與計(jì)算機(jī)語(yǔ)言的差別。
題型：?jiǎn)柎痤}
定義一個(gè)變量a，數(shù)據(jù)類型為4位位向量（）。
題型：填空題
根據(jù)已給出的二-十（BCD）進(jìn)制優(yōu)先權(quán)編碼器功能表，試寫(xiě)出其VHDL程序。
題型：?jiǎn)柎痤}
VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實(shí)體、（）兩部分和對(duì)庫(kù)的引用聲明。
題型：填空題
digital_ _8標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
請(qǐng)簡(jiǎn)述自上至下硬件電路設(shè)計(jì)方法的基本過(guò)程。
題型：?jiǎn)柎痤}
簡(jiǎn)述moore狀態(tài)機(jī)和mealy狀態(tài)機(jī)的區(qū)別。
題型：?jiǎn)柎痤}