12_bit標(biāo)識符合法嗎？

完成下圖所示的觸發(fā)器。

基于乘積項(xiàng)技術(shù)構(gòu)造的可編程邏輯器件叫做（），基于查找表技術(shù)構(gòu)造的可編程邏輯器件叫做FPGA。

圖中給出了4位逐位進(jìn)位全加器，請完成其VHDL程序。

Moore狀態(tài)機(jī)輸出只是狀態(tài)機(jī)當(dāng)前狀態(tài)的函數(shù)，Mealy狀態(tài)機(jī)輸出為有限狀態(tài)機(jī)當(dāng)前值和輸入值的函數(shù)

編寫一個4位加法計(jì)數(shù)器VHDL程序的進(jìn)程（不必寫整個結(jié)構(gòu)框架），要求復(fù)位信號reset低電平時計(jì)數(shù)器清零，變高后，在上升沿開始工作；輸入時鐘信號為clk，輸出為q。

VHDL是否區(qū)分大小寫？

VHDL語言的變量和信號有什么區(qū)別？

VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實(shí)體、（）兩部分和對庫的引用聲明。

用IF語句編寫一個二選一電路，要求輸入a、b, sel為選擇端，輸出q。