CONSTANT T2：std_logic <= ’0’;

早期的可編程邏輯器件包括（）。

signal標識符合法嗎？

（）狀態(tài)機輸出只依賴于器件的當前狀態(tài)，與輸入信號無關。

VHDL語言構造體的描述方式有哪幾種？試述各自的特點。

簡述moore狀態(tài)機和mealy狀態(tài)機的區(qū)別。

用IF語句編寫一個四選一電路，要求輸入d0～d3, s為選擇端，輸出y。

一個最簡單的VHDL語言由哪幾部分組成？請簡述各部分的主要功能。

任何時序電路都以（）為驅(qū)動信號，時序電路只是在時鐘信號的邊沿到來時，其狀態(tài)才發(fā)生改變。

用IF語句編寫一個二選一電路，要求輸入a、b, sel為選擇端，輸出q。