定義一個(gè)變量a，數(shù)據(jù)類型為4位位向量（）。

（）狀態(tài)機(jī)輸出只依賴于器件的當(dāng)前狀態(tài)，與輸入信號(hào)無關(guān)。

進(jìn)程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。

8digital標(biāo)識(shí)符合法嗎？

簡述實(shí)體端口的模式。

請(qǐng)列舉三種可編程邏輯器件：EEPROM、（）、FPGA。

簡述CPLD與FPGA的異同。

簡述VHDL語言與計(jì)算機(jī)語言的差別。

圖中給出了4位逐位進(jìn)位全加器，請(qǐng)完成其VHDL程序。

用IF語句編寫一個(gè)四選一電路，要求輸入d0～d3, s為選擇端，輸出y。