任何時序電路都以（）為驅(qū)動信號，時序電路只是在時鐘信號的邊沿到來時，其狀態(tài)才發(fā)生改變。

signal標(biāo)識符合法嗎？

完成下圖所示的觸發(fā)器。

整型對象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。

VHDL是否區(qū)分大小寫？

簡述moore狀態(tài)機和mealy狀態(tài)機的區(qū)別。

請簡述自上至下硬件電路設(shè)計方法的基本過程。

Moore狀態(tài)機輸出只是狀態(tài)機當(dāng)前狀態(tài)的函數(shù)，Mealy狀態(tài)機輸出為有限狀態(tài)機當(dāng)前值和輸入值的函數(shù)

編寫一個數(shù)值比較器VHDL程序的進程（不必寫整個結(jié)構(gòu)框架），要求使能信號g低電平時比較器開始工作，輸入信號p=q，輸出equ為‘0’，否則為‘1’。

早期的可編程邏輯器件包括（）。