CONSTANT T2：std_logic <= ’0’;

簡述如何利用計數(shù)器精確控制時序。

VHDL語言構(gòu)造體的描述方式有哪幾種？試述各自的特點(diǎn)。

基于乘積項技術(shù)構(gòu)造的可編程邏輯器件叫做（），基于查找表技術(shù)構(gòu)造的可編程邏輯器件叫做FPGA。

簡述實(shí)體端口的模式。

用IF語句編寫一個四選一電路，要求輸入d0～d3, s為選擇端，輸出y。

digital_ _8標(biāo)識符合法嗎？

早期的可編程邏輯器件包括（）。

任何時序電路都以（）為驅(qū)動信號，時序電路只是在時鐘信號的邊沿到來時，其狀態(tài)才發(fā)生改變。

IF語句根據(jù)指定的條件來確定語句執(zhí)行順序，共有3種類型：（）。