問答題

【簡(jiǎn)答題】MEMS工藝與微電子工藝技術(shù)有哪些區(qū)別。

答案：MEMS，即微電子機(jī)械系統(tǒng)，可將機(jī)械構(gòu)件、光學(xué)系統(tǒng)、驅(qū)動(dòng)部件、電控系統(tǒng)集成為一個(gè)整體單元的微型系統(tǒng)。而微電子工藝是包含在...

你可能感興趣的試題

問答題
【簡(jiǎn)答題】集成電路設(shè)計(jì)和分立電路設(shè)計(jì)相比，有哪些特點(diǎn)？
答案：①集成電路對(duì)設(shè)計(jì)正確性提出了更為嚴(yán)格的要求。
②集成電路外引出端的數(shù)目不可能與芯片內(nèi)器件的數(shù)目同步增加，因此設(shè)...
名詞解釋
HDL硬件描述語言
答案：
指對(duì)硬件電路進(jìn)行行為描述、寄存器傳輸描述或者結(jié)構(gòu)化描述的一種新興語言。
名詞解釋
MASK掩模版
答案：在半導(dǎo)體制造中，許多芯片工藝步驟采用光刻技術(shù)，用于這些步驟的圖形“底片”稱為掩膜（也稱作&ldq...
名詞解釋
ASIC專用集成電路
答案：是相對(duì)于通用集成電路而言的一類集成電路。指針對(duì)某一應(yīng)用領(lǐng)域或某一客戶的特殊要求而設(shè)計(jì)的集成電路。特點(diǎn)是品種多、批量小、單...
名詞解釋
Die芯片裸片
答案：以硅工藝為例，一般把整片的硅片叫做wafer，通過工藝流程后每一個(gè)單元會(huì)被劃片，封裝。在封裝前的單個(gè)單元的裸片叫做die...
名詞解釋
Wafer晶元
答案：
是生產(chǎn)集成電路所用的載體，多指從拉伸長(zhǎng)出的高純度硅元素晶柱上切下的圓形薄片。
問答題
【簡(jiǎn)答題】層次化、結(jié)構(gòu)化設(shè)計(jì)概念，集成電路設(shè)計(jì)域和設(shè)計(jì)層次。
答案：分層分級(jí)設(shè)計(jì)和模塊化設(shè)計(jì)
將一個(gè)復(fù)雜的集成電路系統(tǒng)的設(shè)計(jì)問題分解為復(fù)雜性較低的設(shè)計(jì)級(jí)別，這個(gè)級(jí)別可以再分解到復(fù)...
問答題
【簡(jiǎn)答題】版圖驗(yàn)證和檢查包括哪些內(nèi)容？如何實(shí)現(xiàn)？
答案：DRC（DesignRuleCheck）：幾何設(shè)計(jì)規(guī)則檢查
對(duì)IC的版圖做幾何空間檢查，保證能在特定的工藝條件...
問答題
【簡(jiǎn)答題】半導(dǎo)體發(fā)光器件的基本原理是什么？
答案：半導(dǎo)體發(fā)射激光，即要實(shí)現(xiàn)受激發(fā)射，必須滿足下面三個(gè)條件：
1.通過施加偏壓等方法將電子從能量較低的價(jià)帶激發(fā)到能...
問答題
【簡(jiǎn)答題】列出邏輯模擬中的主要延遲模型，并給出簡(jiǎn)單說明。
答案：元件的延遲模型和信號(hào)模型
元件的延遲模型：檢查時(shí)序關(guān)系、反映競(jìng)爭(zhēng)和冒險(xiǎn)等現(xiàn)象；調(diào)用的門單元中已含有不同延遲模型...

首頁

題庫(kù)

網(wǎng)課

在線?？?/h3>

桌面端

【簡(jiǎn)答題】MEMS工藝與微電子工藝技術(shù)有哪些區(qū)別。

你可能感興趣的試題

【簡(jiǎn)答題】集成電路設(shè)計(jì)和分立電路設(shè)計(jì)相比，有哪些特點(diǎn)？

HDL硬件描述語言

MASK掩模版

ASIC專用集成電路

Die芯片裸片

Wafer晶元

【簡(jiǎn)答題】層次化、結(jié)構(gòu)化設(shè)計(jì)概念，集成電路設(shè)計(jì)域和設(shè)計(jì)層次。

【簡(jiǎn)答題】版圖驗(yàn)證和檢查包括哪些內(nèi)容？如何實(shí)現(xiàn)？

【簡(jiǎn)答題】半導(dǎo)體發(fā)光器件的基本原理是什么？

【簡(jiǎn)答題】列出邏輯模擬中的主要延遲模型，并給出簡(jiǎn)單說明。

【簡(jiǎn)答題】MEMS工藝與微電子工藝技術(shù)有哪些區(qū)別。

你可能感興趣的試題

【簡(jiǎn)答題】集成電路設(shè)計(jì)和分立電路設(shè)計(jì)相比，有哪些特點(diǎn)？

HDL硬件描述語言

MASK掩模版

ASIC專用集成電路

Die芯片裸片

Wafer晶元

【簡(jiǎn)答題】層次化、結(jié)構(gòu)化設(shè)計(jì)概念，集成電路設(shè)計(jì)域和設(shè)計(jì)層次。

【簡(jiǎn)答題】版圖驗(yàn)證和檢查包括哪些內(nèi)容？如何實(shí)現(xiàn)？

【簡(jiǎn)答題】半導(dǎo)體發(fā)光器件的基本原理是什么？

【簡(jiǎn)答題】列出邏輯模擬中的主要延遲模型，并給出簡(jiǎn)單說明。

【簡(jiǎn)答題】MEMS工藝與微電子工藝技術(shù)有哪些區(qū)別。

【簡(jiǎn)答題】集成電路設(shè)計(jì)和分立電路設(shè)計(jì)相比，有哪些特點(diǎn)？

【簡(jiǎn)答題】層次化、結(jié)構(gòu)化設(shè)計(jì)概念，集成電路設(shè)計(jì)域和設(shè)計(jì)層次。

【簡(jiǎn)答題】版圖驗(yàn)證和檢查包括哪些內(nèi)容？如何實(shí)現(xiàn)？

【簡(jiǎn)答題】半導(dǎo)體發(fā)光器件的基本原理是什么？

【簡(jiǎn)答題】列出邏輯模擬中的主要延遲模型，并給出簡(jiǎn)單說明。