8digital標識符合法嗎？

VHDL程序的基本結(jié)構(gòu)至少應包括實體、（）兩部分和對庫的引用聲明。

一個最簡單的VHDL語言由哪幾部分組成？請簡述各部分的主要功能。

signal標識符合法嗎？

簡述moore狀態(tài)機和mealy狀態(tài)機的區(qū)別。

編寫一個4位加法計數(shù)器VHDL程序的進程（不必寫整個結(jié)構(gòu)框架），要求復位信號reset低電平時計數(shù)器清零，變高后，在上升沿開始工作；輸入時鐘信號為clk，輸出為q。

完成下圖所示的觸發(fā)器。

請列舉三種可編程邏輯器件：EEPROM、（）、FPGA。

Moore狀態(tài)機輸出只是狀態(tài)機當前狀態(tài)的函數(shù)，Mealy狀態(tài)機輸出為有限狀態(tài)機當前值和輸入值的函數(shù)

進程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。