IF語句根據(jù)指定的條件來確定語句執(zhí)行順序，共有3種類型：（）。

簡述VHDL語言與計算機(jī)語言的差別。

VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實(shí)體、（）兩部分和對庫的引用聲明。

基于乘積項(xiàng)技術(shù)構(gòu)造的可編程邏輯器件叫做（），基于查找表技術(shù)構(gòu)造的可編程邏輯器件叫做FPGA。

語句type wr is（wr0，wr1，wr2，wr3，wr4，wr5）；定義了一個狀態(tài)機(jī)變量wr，可以直接對wr賦值。

（）狀態(tài)機(jī)輸出只依賴于器件的當(dāng)前狀態(tài)，與輸入信號無關(guān)。

根據(jù)已給出的全加器的VHDL程序，試寫出一個4位逐位進(jìn)位全加器的VHDL程序。

digital_ _8標(biāo)識符合法嗎？

CONSTANT T2：std_logic <= ’0’;

定義一個變量a，數(shù)據(jù)類型為4位位向量（）。