判斷題傳統(tǒng)的系統(tǒng)硬件設(shè)計(jì)方法是采用自上而下（top down）的設(shè)計(jì)方法，利用硬件描述語(yǔ)言（HDL）的硬件電路設(shè)計(jì)方法采用自下而上（bottom up）的設(shè)計(jì)方法。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
試舉出兩種可編程邏輯器件（）、FPGA。
題型：填空題
VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實(shí)體、（）兩部分和對(duì)庫(kù)的引用聲明。
題型：填空題
定義一個(gè)變量a，數(shù)據(jù)類型為4位位向量（）。
題型：填空題
請(qǐng)列舉三種可編程邏輯器件：EEPROM、（）、FPGA。
題型：填空題
簡(jiǎn)述CPLD與FPGA的異同。
題型：?jiǎn)柎痤}
VHDL語(yǔ)言構(gòu)造體的描述方式有哪幾種？試述各自的特點(diǎn)。
題型：?jiǎn)柎痤}
請(qǐng)簡(jiǎn)述自上至下硬件電路設(shè)計(jì)方法的基本過(guò)程。
題型：?jiǎn)柎痤}
早期的可編程邏輯器件包括（）。
題型：填空題
圖中給出了4位逐位進(jìn)位全加器，請(qǐng)完成其VHDL程序。
題型：?jiǎn)柎痤}
根據(jù)已給出的全加器的VHDL程序，試寫出一個(gè)4位逐位進(jìn)位全加器的VHDL程序。
題型：?jiǎn)柎痤}