問(wèn)答題已知突變PN結(jié)零偏勢(shì)壘電容為3pF，內(nèi)建勢(shì)壘電壓為0.5V，計(jì)算10V反偏電壓時(shí)的勢(shì)壘電容。
您可能感興趣的試卷
你可能感興趣的試題
1.問(wèn)答題與CMOS工藝相比，GaAs工藝有什么主要特點(diǎn)？
2.問(wèn)答題GaAs HEMT與MESFET的主要區(qū)別是什么？
3.問(wèn)答題目前GaAs工藝有哪幾類(lèi)？
最新試題
集成電路電阻可以通過(guò)（）產(chǎn)生。
題型：多項(xiàng)選擇題
說(shuō)明MOS器件噪聲的來(lái)源、成因及減小方法。
題型：?jiǎn)柎痤}
版圖DRC、ERC和LVS的意義是什么？
題型：?jiǎn)柎痤}
根據(jù)圖，給出M2管的漏極電流表達(dá)式。
題型：?jiǎn)柎痤}
利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個(gè)MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。
題型：?jiǎn)柎痤}
硅半導(dǎo)體工藝中的絕緣材料主要來(lái)源于硅自身產(chǎn)生的（）材料等。
題型：多項(xiàng)選擇題
材料根據(jù)流經(jīng)材電流的不同可分為三類(lèi)（）。
題型：多項(xiàng)選擇題
比較砷化鎵和磷化銦等襯底與硅襯底上的電感等效電路，試分析兩者存在差異的原因。
題型：?jiǎn)柎痤}
為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計(jì)上采取哪些措施？
題型：?jiǎn)柎痤}
MOS器件存在哪些二階效應(yīng)？
題型：?jiǎn)柎痤}