A.脈沖周期
B.脈沖幅度
C.脈沖寬度
D.上升、下降時(shí)間
您可能感興趣的試卷
你可能感興趣的試題
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.555定時(shí)器
A.由門電路構(gòu)成的多諧振蕩器
B.石英晶體多諧振蕩器
C.555集成電路構(gòu)成的多諧振蕩器
D.由觸發(fā)器構(gòu)成的多諧振蕩器
A.輸出信號(hào)與輸入信號(hào)異步
B.各觸發(fā)器翻轉(zhuǎn)異步
C.輸入信號(hào)與時(shí)鐘脈沖異步
D.預(yù)置數(shù)控制與時(shí)鐘信號(hào)異步
A.雙拍接收寄存器存前要清零，單拍不必
B.單拍接收寄存器存前要清零，雙拍不必
C.兩者都必須清零
D.兩者都不必清零
A.同步計(jì)數(shù)器
B.數(shù)碼寄存器
C.譯碼器
D.異步寄存器
最新試題
電可擦除的PROM器件是（）
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲(chǔ)容量為多少？
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
以下代碼中為無權(quán)碼的為（）。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。