A.同步計(jì)數(shù)器
B.數(shù)碼寄存器
C.譯碼器
D.異步寄存器
您可能感興趣的試卷
你可能感興趣的試題
A.多諧振蕩器
B.施密特觸發(fā)器
C.單穩(wěn)態(tài)觸發(fā)器
D.石英晶體多諧振蕩器
A.同步型
B.計(jì)數(shù)型
C.移位型
D.異步型
A.置最小數(shù)法
B.反饋復(fù)位法
C.反饋預(yù)置
D.時(shí)鐘禁止
A.模10計(jì)數(shù)器
B.計(jì)數(shù)器容量為10
C.十進(jìn)制計(jì)數(shù)器
D.十二進(jìn)制計(jì)數(shù)器
A.脈沖整形
B.定時(shí)
C.延時(shí)
D.高、低通濾波
最新試題
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少?
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
具有“有1出0、全0出1”功能的邏輯門是()
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。