A.同步計(jì)數(shù)器
B.加法計(jì)數(shù)器
C.減法計(jì)數(shù)器
D.異步計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.寫方程式
B.計(jì)算并列出狀態(tài)轉(zhuǎn)換表
C.畫出狀態(tài)轉(zhuǎn)換圖或者時序圖
D.根據(jù)狀態(tài)轉(zhuǎn)換圖或時序圖說明電路的邏輯功能
A.統(tǒng)計(jì)輸入脈沖的個數(shù)
B.用于記時、記數(shù)系統(tǒng)
C.分頻
D.產(chǎn)生序列脈沖
A.驅(qū)動方程
B.輸出方程
C.時鐘方程
D.狀態(tài)方程
A.同步時序邏輯電路
B.異步時序邏輯電路
C.555定時器電路
D.脈沖產(chǎn)生電路
A.加法計(jì)數(shù)器
B.二進(jìn)制計(jì)數(shù)器
C.十進(jìn)制計(jì)數(shù)器
D.N進(jìn)制計(jì)數(shù)器
最新試題
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
27系列EPROM存儲的數(shù)據(jù)是()可擦除的。
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在?
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
TTL與非門閾值電壓UT的典型值是()
一個兩輸入端的門電路,當(dāng)輸入為10時,輸出不是1的門電路為()
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。