單項(xiàng)選擇題TTL與非門(mén)閾值電壓UT的典型值是()

A.0.4V
B.1.4V
C.2V
D.2.4V


你可能感興趣的試題

1.單項(xiàng)選擇題TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是()

A.Uol≤0.3V
B.Uol≥0.3V
C.Uol≤0.4V
D.Uol=0.8V

2.單項(xiàng)選擇題TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是()

A.Uoh≥1.4V
B.Uoh≥2.4V
C.Uoh≥3.3V
D.Uoh=3.6V

最新試題

TTL與非門(mén)閾值電壓UT的典型值是()

題型:?jiǎn)雾?xiàng)選擇題

兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。

題型:?jiǎn)雾?xiàng)選擇題

DRAM4164有2根片選線(xiàn)(RAS和CAS)、8根地址線(xiàn)和1根數(shù)據(jù)線(xiàn)。請(qǐng)判斷它的存儲(chǔ)容量為多少?

題型:?jiǎn)柎痤}

具有“有1出0、全0出1”功能的邏輯門(mén)是()

題型:?jiǎn)雾?xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。

題型:?jiǎn)柎痤}

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。

題型:?jiǎn)柎痤}

判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類(lèi)型是BIT,c是INTEGER,執(zhí)行c<=a+b。

題型:?jiǎn)柎痤}

根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?

題型:?jiǎn)柎痤}

7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。

題型:?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是()

題型:?jiǎn)雾?xiàng)選擇題