A.驅(qū)動方程
B.輸出方程
C.時鐘方程
D.狀態(tài)方程
您可能感興趣的試卷
你可能感興趣的試題
A.同步時序邏輯電路
B.異步時序邏輯電路
C.555定時器電路
D.脈沖產(chǎn)生電路
A.加法計數(shù)器
B.二進(jìn)制計數(shù)器
C.十進(jìn)制計數(shù)器
D.N進(jìn)制計數(shù)器
A.同步時序邏輯電路狀態(tài)的變化與時鐘脈沖同步，而異步時序電路中沒有統(tǒng)一的時鐘脈沖，電路的狀態(tài)隨輸入信號的改變而相應(yīng)改變。
B.異步時序電路的每個狀態(tài)都是“穩(wěn)定狀態(tài)”，而同步時序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時序電路中，任一時刻，幾個輸入變量可以同時變化。
D.異步時序電路中，每個時刻僅允許一個輸入信號發(fā)生變化，以避免電路中可能出現(xiàn)的競爭現(xiàn)象。
A.數(shù)碼寄存器
B.計數(shù)器
C.移位寄存器
D.序列信號檢查器
A.狀態(tài)轉(zhuǎn)換圖
B.特征方程
C.真值表
D.數(shù)理方程
最新試題
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少？
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
（）在計算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。