A.修改邏輯設(shè)計(jì)
B.在輸出端接入濾波電容
C.后級(jí)加緩沖電路
D.屏蔽輸入信號(hào)的尖峰干擾
您可能感興趣的試卷
你可能感興趣的試題
A.十進(jìn)制
B.二進(jìn)制
C.八進(jìn)制
D.十六進(jìn)制
A.原碼
B.反碼
C.補(bǔ)碼
D.編碼
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無
D.數(shù)量的大小
A.電路結(jié)構(gòu)簡單,有利于實(shí)現(xiàn)電路集成化;
B.可實(shí)現(xiàn)邏輯運(yùn)算和判斷;
C.工作穩(wěn)定抗干擾能力強(qiáng);
D.工作于開關(guān)狀態(tài),功耗低。
A.全部輸入是0
B.全部輸入是1
C.任一輸入為0,其他輸入為1
D.任一輸入為1
最新試題
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
TTL與非門閾值電壓UT的典型值是()
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說明理由。
具有“有1出0、全0出1”功能的邏輯門是()
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()