A.ARCHITECTURE
B.ENTITY
C.PROCESS
D.PACKAGE
您可能感興趣的試卷
你可能感興趣的試題
A.順序
B.并行
C.即可順序也可并行
D.無法確定
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計單元
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計單元
A、如果a+b=a+c,則b=c
B、如果ab=ac,則b=c
C、如果a*a=1,則a=1
D、如果a+a=a,則a=1
A.基本RS觸發(fā)器
B.同步D觸發(fā)器
C.主從JK觸發(fā)器
D.維持-阻塞D觸發(fā)器
最新試題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
以下代碼中為無權(quán)碼的為()。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
以下哪個編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
27系列EPROM存儲的數(shù)據(jù)是()可擦除的。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。