A.進(jìn)行狀態(tài)編碼
B.進(jìn)行電路設(shè)計
C.列出真值表
D.畫出邏輯圖
您可能感興趣的試卷
你可能感興趣的試題
A.級連法
B.置位法
C.復(fù)位法
D.擴(kuò)展法
A.同步時序電路
B.組合邏輯電路
C.觸發(fā)器電路
D.異步時序電路
A.并/串轉(zhuǎn)換
B.數(shù)據(jù)存儲
C.串/并轉(zhuǎn)換
D.數(shù)據(jù)運(yùn)算
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.計數(shù)器
A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.波形圖
最新試題
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
以下代碼中為無權(quán)碼的為()。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
具有“有1出0、全0出1”功能的邏輯門是()
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少?
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
根據(jù)什么判斷簡單電路中的險象存在?