多項選擇題下列觸發(fā)器中,有約束條件的是()。
A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
1.多項選擇題下列觸發(fā)器中,克服了空翻現象的有()。
A.邊沿D觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.主從JK觸發(fā)器
2.多項選擇題在下列觸發(fā)器中,有約束條件的是()。
A.主從JK觸發(fā)器
B.主從D觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
3.多項選擇題組合邏輯電路中輸入信號的變化傳輸到電路各級集成門時,在時間上有先有后,這種先后所形成的時差稱為競爭,競爭一般分為()。
A.冒險競爭
B.安全競爭
C.功能競爭
D.邏輯競爭
4.多項選擇題74LS138是()。
A.集成3線-8線譯碼器
B.集成3線-8線數據選擇器
C.集成8線-3線譯碼器
D.集成3線-8線數據分配器
5.多項選擇題將十進制數的10個數字0~9編成二進制代碼的電路稱為()。
A.8421BCD編碼器
B.二進制編碼器
C.二-十進制編碼器
D.十進制編碼器
最新試題
一個兩輸入端的門電路,當輸入為10時,輸出不是1的門電路為()
題型:單項選擇題
ROM可以用來存儲程序、表格和大量固定數據,但它不可以用來實現()。
題型:單項選擇題
以下代碼中為無權碼的為()。
題型:單項選擇題
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
題型:單項選擇題
試提出數字頻率計的三種設計方案,比較各種方案的特點。如果用HDPLD來實現,設計方案是最佳嗎?簡述理由。
題型:問答題
簡述用譯碼器或多路選擇器實現組合邏輯電路的不同之處。
題型:問答題
7系列EPROM存儲的數據是()可擦除的。
題型:單項選擇題
以下哪個編碼不能是二-十進制譯碼器的輸入編碼()
題型:單項選擇題
與倒T形電阻網絡DAC相比,權電流網絡D/A轉換器的主要優(yōu)點是消除了()對轉換精度的影響。
題型:單項選擇題
小容量RAM內部存儲矩陣的字數與外部地址線數n的關系一般為()
題型:單項選擇題