多項(xiàng)選擇題組合邏輯電路的設(shè)計(jì)中，常用的消除競(jìng)爭(zhēng)－冒險(xiǎn)的方法是（）。

A.引入封鎖脈沖
B.引入選通脈沖
C.接入濾波電容
D.修改邏輯設(shè)計(jì)，增加冗余項(xiàng)


你可能感興趣的試題

1.多項(xiàng)選擇題組合邏輯電路分析步驟除了根據(jù)給定的邏輯圖寫出輸出函數(shù)表達(dá)式還有（）。

A.化簡(jiǎn)函數(shù)表達(dá)式
B.列出真值表
C.說(shuō)明給定電路的基本功能
D.根據(jù)最簡(jiǎn)輸出函數(shù)表達(dá)式畫出邏輯圖

2.多項(xiàng)選擇題組合邏輯電路的設(shè)計(jì)過(guò)程除了邏輯抽象還包含（）

A.根據(jù)給定的邏輯圖寫出輸出邏輯函數(shù)表達(dá)式
B.化簡(jiǎn)函數(shù)表達(dá)式
C.列出真值表
D.根據(jù)最簡(jiǎn)輸出函數(shù)表達(dá)式畫出邏輯圖

3.多項(xiàng)選擇題下列器件屬于組合邏輯器件的是（）。

A.加法器
B.比較器
C.譯碼器
D.數(shù)據(jù)選擇器

4.多項(xiàng)選擇題組合電路邏輯功能的表示方法有（）。

A.真值表
B.卡諾圖
C.邏輯表達(dá)式
D.時(shí)序圖

5.多項(xiàng)選擇題下列對(duì)組合邏輯電路的描述正確的是（）。

A.由常用門電路組合而成
B.無(wú)輸出到輸入的反饋連接
C.不包含可以存儲(chǔ)信號(hào)的記憶元件
D.輸出只由輸入決定

最新試題

雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說(shuō)明理由。

題型：?jiǎn)柎痤}

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）

題型：?jiǎn)雾?xiàng)選擇題

TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。

題型：?jiǎn)雾?xiàng)選擇題

（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

題型：?jiǎn)雾?xiàng)選擇題

DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少？

題型：?jiǎn)柎痤}

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。

題型：?jiǎn)雾?xiàng)選擇題

用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型：?jiǎn)雾?xiàng)選擇題

以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）

題型：?jiǎn)雾?xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}