單項選擇題下列邏輯電路中為時序邏輯電路的是（）。
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.數(shù)據(jù)選擇器
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題把一個五進(jìn)制計數(shù)器與一個四進(jìn)制計數(shù)器串聯(lián)可得到（）進(jìn)制計數(shù)器。
A.4
B.5
C.9
D.20
2.單項選擇題同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是（）。
A.工作速度高
B.觸發(fā)器利用率高
C.電路簡單
D.不受時鐘CP控制
3.單項選擇題下列觸發(fā)器中，沒有約束條件的是（）。
A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
4.單項選擇題邊沿式D觸發(fā)器是一種（）穩(wěn)態(tài)電路。
A.無
B.單
C.雙
D.多
5.單項選擇題下列觸發(fā)器中，存在空翻現(xiàn)象的有（）。
A.邊沿D觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.主從JK觸發(fā)器
最新試題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
以下代碼中為無權(quán)碼的為（）。
題型：單項選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項選擇題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
題型：問答題
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
題型：單項選擇題
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
題型：單項選擇題
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題
用1M×4的DRAM芯片通過（）擴展可以獲得4M×8的存儲器。
題型：單項選擇題
根據(jù)什么判斷簡單電路中的險象存在？
題型：問答題
一個兩輸入端的門電路，當(dāng)輸入為10時，輸出不是1的門電路為（）
題型：單項選擇題