單項選擇題TTL電路中，能實(shí)現(xiàn)“線與”邏輯（）。
A.異或門
B.OC門
C.TS門
D.與或非門
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題某集成電路封裝內(nèi)集成有4個與非門，它們輸出全為高電平時，測得5V電源端的電流為8mA，輸出全為0時，測得5v電源端的電流為16mA，該TTL與非門的功耗為（）mW。
A.30
B.20
C.15
D.10
2.單項選擇題TTL與非門高電平輸出電流IOH的參數(shù)規(guī)范值是（）·
A.200uA
B.400uA
C.800uA
D.1000uA
3.單項選擇題TTL與非門低電平輸出電流IOL的參數(shù)規(guī)范值是（）。
A.20uA
B.40uA
C.1.6mA
D.16mA
4.單項選擇題TTL與非門高電平輸入電流IIH的參數(shù)規(guī)范值是（）。
A.20uA
B.40uA
C.1.6mA
D.16mA
5.單項選擇題TIL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
A.20uA
B.40uA
C.1.6mA
D.16mA
最新試題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。
題型：單項選擇題
以下代碼中為無權(quán)碼的為（）。
題型：單項選擇題
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
題型：單項選擇題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：問答題
10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。
題型：單項選擇題
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。
題型：問答題
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
題型：單項選擇題
一個VHDL模塊是否必須有一個實(shí)體和一個結(jié)構(gòu)體？是否可以有多個實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題