A.PLA結(jié)構(gòu)是與門陣列固定連接，而或門陣列可編程
B.PLA結(jié)構(gòu)是或門陣列固定連接，而與門陣列可編程
C.PLA結(jié)構(gòu)是與門陣列和或門陣列都可以編程
D.PLA中，一個(gè)地址碼對(duì)應(yīng)的存儲(chǔ)單元是唯一的
您可能感興趣的試卷
你可能感興趣的試題
A.10
B.11
C.12
D.13
A.ROM和RAM
B.EPROM和PROM
C.PLA和PAL
D.ROM和GAL
A.64000位
B.13K×8位
C.8K×8位
D.8K位
A.m；m×n
B.2m；2n
C.2m；2n
D.2m；2m×n
A.當(dāng)4位二進(jìn)制數(shù)B>9時(shí)，P（A>B.=1
B.當(dāng)B3=A3時(shí)，P（A=B.=1
C.當(dāng)B3=A3、B2=0、A2=1時(shí)，P（A>B.=1
D.當(dāng)B3=A3、B2=1、A2=0時(shí)，P（A>B.=1
最新試題
A／D轉(zhuǎn)換器的轉(zhuǎn)換過(guò)程分為（）4個(gè)步驟。
1個(gè)3線-8線譯碼器74LS138，當(dāng)輸入端A=0、B=0、C=1時(shí)，輸出Y0和Y7的狀態(tài)分別為（）。
RAM的基本結(jié)構(gòu)包含地址譯碼器、存儲(chǔ)矩陣和讀寫電路三大部分。一個(gè)RAM芯片有11個(gè)地址輸入端，8個(gè)數(shù)據(jù)輸出端，則該RAM芯片的容量是（）位。
三態(tài)輸出門可用于（）。
如果異步二進(jìn)制計(jì)數(shù)器的觸發(fā)器個(gè)數(shù)為10個(gè)，則計(jì)數(shù)狀態(tài)有（）種。
下列說(shuō)法錯(cuò)誤的是（）。
若ROM有13根地址輸入線，8根數(shù)據(jù)輸出線，則該ROM的容量為（）位。
四位并行輸入寄存器輸入一個(gè)新的四位數(shù)據(jù)時(shí)需要（）個(gè)CP時(shí)鐘脈沖信號(hào)。
顯示譯碼器7447驅(qū)動(dòng)共陰極LED顯示器。當(dāng)7447的輸入端D、C、B、A為0、0、0、1時(shí)，LED顯示器顯示的數(shù)字應(yīng)為（）。
五變量的卡諾圖中共有最小項(xiàng)數(shù)為（）個(gè)。