A.ISR
B.IMR
C.IRR
D.FR
您可能感興趣的試卷
你可能感興趣的試題
A.NMI
B.單步中斷
C.INTR
D.INT0
A.寄存器
B.總線接口部件
C.內(nèi)存
D.執(zhí)行部件
A.獨(dú)立編址
B.統(tǒng)一編制
C.固定編址
D.非獨(dú)立編址
最新試題
指令A(yù)DD AL,6[BP][DI]是錯(cuò)誤的。()
在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問存儲(chǔ)器時(shí),無(wú)論是存取指令還是存取數(shù)據(jù),所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí),BHE#=1,A0=0。()
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是()。
要組成32M×8bit的存儲(chǔ)器,需要1M×4bit的存儲(chǔ)芯片共()片。
I2C總線的兩條信號(hào)線的名稱是()和()。
容量為8K×8bit的存儲(chǔ)器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
增計(jì)數(shù)模式的計(jì)數(shù)過(guò)程是()。
某存儲(chǔ)器系統(tǒng)要求采用3:8譯碼器對(duì)A19~A15進(jìn)行全譯碼,需要()片。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz,定時(shí)1s如何實(shí)現(xiàn)()。