CPU和輸入輸出設備之間的狀態(tài)信號是為了保證數(shù)據(jù)傳輸?shù)恼_性。

已知BX的內(nèi)容為無符號數(shù)1234H，執(zhí)行程序SHL BX,1后，BX的內(nèi)容為2468H。

CPU執(zhí)行存儲器讀寫指令都有固定的時序，存儲器的速度與CPU不匹配，也可保證CPU讀寫存儲器的準確性。

對于嵌入式或用戶自己做的應用系統(tǒng)，可根據(jù)實際需要來設計存儲器的容量。

8086指令系統(tǒng)算術運算指令一共有（）條。

菊花鏈優(yōu)先級排隊電路是一種優(yōu)先級管理的簡單硬件方案。

指令MOV [DI],[SI]是錯誤的，其錯誤的原因是存儲器到存儲器傳送。

全譯碼的優(yōu)點是每個芯片的地址范圍是唯一確定，而且各片之間是連續(xù)的，譯碼電路比較簡單。

（）主要用于將二進制數(shù)的某些位求反。

接口電路按傳送數(shù)據(jù)的方式可分為：通用接口和專用接口。