數(shù)據(jù)傳送完成后，通道不需要向CPU發(fā)I/O中斷請(qǐng)求。

降低Cache不命中率的方法包括（）。

給定兩條指令①ADD.DF6，F(xiàn)0，F(xiàn)12，②SUB.D F8，F(xiàn)6，F(xiàn)14，指令①在指令②的前面，這兩條指令之間存在（）。

在存儲(chǔ)層次中，平均訪存時(shí)間與（）有關(guān)。

盡管訪問(wèn)指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器在流水線中占據(jù)多個(gè)流水周期，但是這些訪問(wèn)存儲(chǔ)器的操作是全流水的，所以R4000流水線可以在每個(gè)時(shí)鐘周期啟動(dòng)一條新的指令。

計(jì)算機(jī)系統(tǒng)為改善CPU與處理器之間的速度匹配問(wèn)題，在CPU和主存儲(chǔ)器之間加入一個(gè)高速、小容量的緩沖存儲(chǔ)器Cache，構(gòu)成Cache-主存儲(chǔ)器的存儲(chǔ)系統(tǒng)。

R4000處理器是一種流水線處理器，它所實(shí)現(xiàn)的MIPS-3指令集是一種和DLX類似的32位指令集。

用戶程序是通過(guò)（）來(lái)調(diào)用通道的。

計(jì)算機(jī)上程序執(zhí)行的時(shí)間越少速度就越快，性能就越好。

流水線中若程序存在相關(guān)，就一定會(huì)產(chǎn)生沖突。