求出流水線(xiàn)的最優(yōu)調(diào)度策略及最小平均延遲時(shí)間和流水線(xiàn)的最大吞吐率。

有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

一臺(tái)機(jī)器要求浮點(diǎn)數(shù)的字長(zhǎng)的精度不低于10-7.2，表數(shù)的范圍正數(shù)不小于1038，且正負(fù)對(duì)稱(chēng)。尾數(shù)用原碼、純小數(shù)表示，階碼用移碼、整數(shù)表示。設(shè)計(jì)這種浮點(diǎn)數(shù)的格式。

設(shè)計(jì)8位字長(zhǎng)的寄存器—寄存器型指令3條，16位字長(zhǎng)的寄存器一存儲(chǔ)器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長(zhǎng)度和操作碼的編碼。

如果把一條指令的執(zhí)行過(guò)程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運(yùn)算和寫(xiě)回結(jié)果等）三個(gè)階段，并采用三級(jí)流水線(xiàn)。仍然要采用指令取消技術(shù)，請(qǐng)修改上面的程序。

若采用LRU替換算法，計(jì)算Cache的塊命中率。

在編號(hào)分別為0，1，2，……，9的16個(gè)處理器之間，要求按下列配對(duì)通信：（B、1），（8、2），（7、D），（6、C），（E、4），（A、0），（9、3），（5、F）。試選擇所用互連網(wǎng)絡(luò)類(lèi)型、控制方式，并畫(huà)出該互連網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)和各級(jí)的交換開(kāi)關(guān)狀態(tài)圖。

共需要多少個(gè)觸發(fā)器和多少個(gè)與門(mén)？

指出主存與Cache之間各個(gè)塊的映象關(guān)系。

如果在程序執(zhí)行過(guò)程中訪(fǎng)問(wèn)一個(gè)頁(yè)面，平均要對(duì)該頁(yè)面內(nèi)的存儲(chǔ)單元訪(fǎng)問(wèn)1024次，求訪(fǎng)問(wèn)存儲(chǔ)單元的命中率。