A.脈沖展寬電路
B.脈沖幅度鑒別
C.脈沖整形與變換
D.脈沖產(chǎn)生
您可能感興趣的試卷
你可能感興趣的試題
A.TTL集成施密特觸發(fā)器
B.用分立元件構成的施密特觸發(fā)器
C.CMOS集成施密特觸發(fā)器
D.555定時器構成的施密特觸發(fā)器
A.具有兩個穩(wěn)定狀態(tài)。
B.觸發(fā)方式為電平觸發(fā),適用與變化緩慢的信號。
C.具有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。
D.對正向和負向增長的輸入信號,電路有不同的閥值電平。
A.功能相同,外形和管腳排列一致。
B.都使用單電源供電。
C.輸出為2/3VCC電平。
D.電源電壓變化對振蕩頻率和定時精度影響下
A.高電平
B.低電平
C.高低電平都有可能
D.無法確定
A.555在電路結構上是由模擬電路和數(shù)字電路組合而成的。
B.555時基電路采用雙電源供電。
C.555可獨立構成一個定時電路,且定時精度高。
D.555的最大輸出電流達200mA,帶負載能力強。
最新試題
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
如要將一個最大幅度為5.1V的模擬信號轉換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
一個VHDL模塊是否必須有一個實體和一個結構體?是否可以有多個實體和結構體?簡述它們的作用。
兩個與非門構成的基本RS觸發(fā)器,當Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
根據(jù)什么判斷簡單電路中的險象存在?
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。