多項(xiàng)選擇題在用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí),畫(huà)圈是很關(guān)鍵的一步,下面對(duì)畫(huà)圈規(guī)則描述正確的是()。

A.“1”格允許被一個(gè)以上的圈所包圍。
B.“1”格不能漏畫(huà)。
C.圈的個(gè)數(shù)要盡量少,圈的面積應(yīng)盡量的大。
D.每圈必有一個(gè)新“1“格。


你可能感興趣的試題

1.多項(xiàng)選擇題用卡諾圖化簡(jiǎn)邏輯函數(shù)的步驟除了將函數(shù)化簡(jiǎn)為最小項(xiàng)之和的形式外還有()。

A.畫(huà)出表示該邏輯函數(shù)的卡諾圖
B.找出可以合并的最小項(xiàng)
C.寫(xiě)出最簡(jiǎn)“與或”邏輯函數(shù)表達(dá)式
D.寫(xiě)出最簡(jiǎn)“與或非”邏輯函數(shù)表達(dá)式

2.多項(xiàng)選擇題卡諾圖的特點(diǎn)是()。

A.卡諾圖中的方塊數(shù)等于最小項(xiàng)總數(shù),既等于2n(n為變量數(shù))
B.變量取值不能按二進(jìn)制數(shù)的順序排列,必須按循環(huán)碼排列。
C.卡諾圖是一個(gè)上下、左右閉合的圖形。
D.并不是所有的邏輯函數(shù)都能用卡諾圖表示。

3.多項(xiàng)選擇題一個(gè)邏輯函數(shù)以最大項(xiàng)之積表示的形式是唯一的,下面對(duì)最大項(xiàng)性質(zhì)的描述正確的().

A.對(duì)于任一個(gè)最大項(xiàng),只有對(duì)應(yīng)一組變量取值,才能使其值為0,其余情況均為1。
B.任意兩個(gè)最大項(xiàng)Mi和Mj,其邏輯或?yàn)?。
C.n個(gè)變量的最大項(xiàng)之邏輯與為0。
D.具有相鄰性的兩個(gè)最大項(xiàng)之積可以合并成一個(gè)或項(xiàng),并消去一對(duì)因子。

4.多項(xiàng)選擇題下面對(duì)最小項(xiàng)性質(zhì)的描述正確的是()。

A.任意兩個(gè)最小項(xiàng)mi和mj(i≠j),其邏輯與為1。
B.n個(gè)變量的全部最小項(xiàng)之邏輯或?yàn)?。
C.某一個(gè)最小項(xiàng)不是包含在函數(shù)F中,就是包含在函數(shù)
D.具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng),并消去一對(duì)因子。

5.多項(xiàng)選擇題下列表達(dá)式符合異或邏輯的運(yùn)算規(guī)律的是()。

A.0⊙0=1
B.1⊙1=0
C.0⊙1=1
D.1⊙0=0

最新試題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。

題型:?jiǎn)雾?xiàng)選擇題

具有“有1出0、全0出1”功能的邏輯門(mén)是()

題型:?jiǎn)雾?xiàng)選擇題

DRAM4164有2根片選線(xiàn)(RAS和CAS)、8根地址線(xiàn)和1根數(shù)據(jù)線(xiàn)。請(qǐng)判斷它的存儲(chǔ)容量為多少?

題型:?jiǎn)柎痤}

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱(chēng)為()觸發(fā)器。

題型:?jiǎn)雾?xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。

題型:?jiǎn)雾?xiàng)選擇題

以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()

題型:?jiǎn)雾?xiàng)選擇題

ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。

題型:?jiǎn)雾?xiàng)選擇題

用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型:?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是()

題型:?jiǎn)雾?xiàng)選擇題

()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線(xiàn)。

題型:?jiǎn)雾?xiàng)選擇題