A.數(shù)碼鎖存器
B.電子開關(guān)
C.電阻網(wǎng)絡(luò)
D.譯碼器
您可能感興趣的試卷
你可能感興趣的試題
A.分解度
B.線性度
C.功率消耗
D.轉(zhuǎn)換精度和轉(zhuǎn)換速度
A.不包含D／A轉(zhuǎn)換器
B.不包含比較器
C.包含D／A轉(zhuǎn)換器
D.不包含參考電源
A.1／8
B.1／256
C.1／255
D.1／2
A.最小
B.最大
C.居中
D.偏大
A.RC振蕩器
B.石英振蕩器
C.單穩(wěn)態(tài)觸發(fā)器
D.施密特觸發(fā)器
最新試題
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？