單項(xiàng)選擇題能實(shí)現(xiàn)從多個(gè)輸入端中選出一路作為輸出的電路稱(chēng)為()。

A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器


你可能感興趣的試題

1.單項(xiàng)選擇題組合邏輯電路的競(jìng)爭(zhēng)-冒險(xiǎn)是由于()引起的。

A.電路不是最簡(jiǎn)
B.電路有多個(gè)輸出
C.電路中存在延遲
D.電路使用不同的門(mén)電路

2.單項(xiàng)選擇題在組合邏輯電路的常用設(shè)計(jì)方法中,可以用()來(lái)表示邏輯抽象的結(jié)果。

A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.特性方程

3.單項(xiàng)選擇題在下列電路中,只有()屬于組合邏輯電路。

A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.寄存器

4.單項(xiàng)選擇題用低電平為輸出有效的譯碼器實(shí)現(xiàn)組合邏輯電路時(shí),還需要()。

A.與非門(mén)
B.或非門(mén)
C.與門(mén)
D.或門(mén)

5.單項(xiàng)選擇題用高電平為輸出有效的譯碼器實(shí)現(xiàn)組合邏輯電路時(shí),還需要()。

A.與非門(mén)
B.或非門(mén)
C.與門(mén)
D.或門(mén)

最新試題

判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類(lèi)型是BIT,c是INTEGER,執(zhí)行c<=a+b。

題型:?jiǎn)柎痤}

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線(xiàn)數(shù)n的關(guān)系一般為()

題型:?jiǎn)雾?xiàng)選擇題

若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。

題型:?jiǎn)雾?xiàng)選擇題

要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。

題型:?jiǎn)雾?xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。

題型:?jiǎn)柎痤}

ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。

題型:?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸入短路電流IIS的參數(shù)規(guī)范值是()。

題型:?jiǎn)雾?xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。

題型:?jiǎn)雾?xiàng)選擇題

簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。

題型:?jiǎn)柎痤}

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。

題型:?jiǎn)柎痤}