單項(xiàng)選擇題HDPLD比較適合用在以（）的數(shù)字系統(tǒng)。
A.復(fù)雜
B.控制為主
C.時(shí)序?yàn)橹?
D.較簡(jiǎn)單
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題以下可編程邏輯器件中，集成密度最高的是（）。
A.PAL
B.GAL
C.HDPLD
D.FPGA
2.單項(xiàng)選擇題在系統(tǒng)可編是指：對(duì)位于（）的可編程邏輯器件進(jìn)行編程。
A.用戶電路板
B.特制的電路板
C.編程器
D.專用編程器
3.單項(xiàng)選擇題高密度可編程邏輯器件通常集成規(guī)模大于（）門。
A.100
B.1000
C.10000
D.10000
4.單項(xiàng)選擇題低密度可編程器件的代表是（）。
A.PLA
B.PAL
C.GAL
D.E2PROM
5.單項(xiàng)選擇題低密度可編程邏輯器件（PLD）通常集成規(guī)模小于（）門。
A.100
B.1000
C.10000
D.10000
最新試題
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
題型：?jiǎn)雾?xiàng)選擇題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
題型：?jiǎn)雾?xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：?jiǎn)柎痤}
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：?jiǎn)雾?xiàng)選擇題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？
題型：?jiǎn)柎痤}
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：?jiǎn)雾?xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：?jiǎn)雾?xiàng)選擇題
以下代碼中為無權(quán)碼的為（）。
題型：?jiǎn)雾?xiàng)選擇題
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題