A.復(fù)雜
B.控制為主
C.時序?yàn)橹?
D.較簡單
您可能感興趣的試卷
你可能感興趣的試題
A.PAL
B.GAL
C.HDPLD
D.FPGA
A.用戶電路板
B.特制的電路板
C.編程器
D.專用編程器
A.100
B.1000
C.10000
D.10000
A.PLA
B.PAL
C.GAL
D.E2PROM
A.100
B.1000
C.10000
D.10000
A.M1+M2
B.M1×M2
C.M1—M2
D.M1%M2
A.計(jì)數(shù)器
B.比較器
C.譯碼器
D.編碼器
A.計(jì)數(shù)器
B.分頻器
C.移位寄存器
D.脈沖發(fā)生器
A.置最小數(shù)
B.反饋復(fù)位
C.反饋預(yù)置
D.時鐘禁止
A.(3,6,10,10,10)
B.(4,9,10,10,10)
C.(3,12,10,10,10)
D.(6,3,10,10,10)
最新試題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在?
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
利用2個74LS138和1個非門,可以擴(kuò)展得到1個()線譯碼器。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
具有“有1出0、全0出1”功能的邏輯門是()
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。