單項選擇題10—4線優(yōu)先編碼器允許同時輸入()路編碼信號。
A.1
B.9
C.10
D.多
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題在設計過程中,邏輯函數(shù)化簡的目的是()。
A.獲得最簡與或表達式
B.用最少的邏輯器件完成沒計
C.用最少的集電門完成設計
D.獲得最少的與項
2.單項選擇題組合電路設計的結果一般是要得到()。
A.邏輯電路圖
B.電路的邏輯功能
C.電路的真值表
D.邏輯函數(shù)式
3.單項選擇題組合電路分析的結果是要獲得()。
A.邏輯電路圖
B.電路的邏輯功能
C.電路的真值表
D.邏輯函數(shù)式
4.單項選擇題門級組合電路是指的電路()。
A.由二、三極管開關組成
B.由各種門電路組成且無反饋線
C.由組合器件組成
D.由各種數(shù)字集成電路組成
5.單項選擇題電源電壓VDD為10V的CMOS集成模擬開關可按通幅度為()的信號。
A.-10~0V
B.0—10V
C.0—VDD/2
D.>10V
最新試題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
題型:單項選擇題
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
題型:問答題
一個VHDL模塊是否必須有一個實體和一個結構體?是否可以有多個實體和結構體?簡述它們的作用。
題型:問答題
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
題型:單項選擇題
試提出數(shù)字頻率計的三種設計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設計方案是最佳嗎?簡述理由。
題型:問答題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
題型:問答題
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
題型:單項選擇題
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
題型:單項選擇題
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
題型:問答題
一個16選一的數(shù)據選擇器,其地址輸入(選擇控制輸入)端有()個。
題型:單項選擇題