A.計(jì)算機(jī)軟件所要完成的功能
B.計(jì)算機(jī)硬件的全部組成
C.編程要用到的硬件組織
D.計(jì)算機(jī)各部件的硬件實(shí)現(xiàn)
您可能感興趣的試卷
你可能感興趣的試題
A.主存采用MOS還是TTL
B.主存采用多體交叉還是單體
C.主存容量和編址方式
D.主存頻寬的確定
A.I/O方式中的DMA訪問方式
B.浮點(diǎn)數(shù)據(jù)表示
C.訪問方式保護(hù)
D程序性中斷
A.字符行運(yùn)算指令
B.是否使用通道行I/O處理機(jī)
C.虛擬存儲(chǔ)器
D.VLSI技術(shù)
A.主存速度
B.機(jī)器工作狀態(tài)
C.信息保護(hù)
D.數(shù)據(jù)表示
A.編譯程序解釋
B.匯編程序解釋
C.編譯程序翻譯
D.匯編程序翻譯
最新試題
為了使存儲(chǔ)系統(tǒng)的訪問效率達(dá)到0.94，命中率和等效訪問周期應(yīng)該提高到多少？
考慮題目全部要求，設(shè)計(jì)優(yōu)化實(shí)用的操作碼形式，并計(jì)算其操作碼的平均碼長。
按最優(yōu)調(diào)度策略連續(xù)輸入8個(gè)任務(wù)時(shí)，流水線的實(shí)際吞吐率是多少？
當(dāng)存儲(chǔ)系統(tǒng)的訪問效率為0.5時(shí)，計(jì)算命中率和等效訪問周期。
畫出其中一組的邏輯圖。
如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個(gè)階段，并采用兩級(jí)流水線。為了采用指令取消技術(shù)，請修改上面的程序。
若采用LRU替換算法，計(jì)算Cache的塊命中率。
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個(gè)塊訪問16次，計(jì)算在這種情況下的Cache命中率。
若傳送106個(gè)文字符號(hào)，且每個(gè)文字符號(hào)后均自動(dòng)跟一個(gè)空格，按最短的編碼，共需傳送多少個(gè)二進(jìn)制位？若傳送波特率為9600bPS，共需傳送多少時(shí)間？