A.I/O中斷
B.機(jī)器校驗(yàn)中斷
C.程序性中斷
D.外中斷
您可能感興趣的試卷
你可能感興趣的試題
A.程序控制I/O方式
B.DMA方式
C.外圍處理機(jī)方式
D.通道方式
A.全相連
B.段相連
C.組相連
D.直接
A.向前兼容,并向上兼容
B.向后兼容,力爭向上兼容
C.向前兼容,并向下兼容
D.向后兼容,力爭向下兼容
A.主存地址
B.邏輯地址
C.物理地址
D.有效地址
A.基址尋址
B.間接尋址
C.變址尋址
D.直接尋址
最新試題
為了使存儲(chǔ)系統(tǒng)的訪問效率從0.5提高到0.94,塊的大小至少增加到幾個(gè)字?
設(shè)計(jì)8位字長的寄存器—寄存器型指令3條,16位字長的寄存器一存儲(chǔ)器型變址尋址方式指令4條,變址范圍不小于正、負(fù)127。請?jiān)O(shè)計(jì)指令格式,并給出指令各字段的長度和操作碼的編碼。
在編號分別為0,1,2,……,9的16個(gè)處理器之間,要求按下列配對通信:(B、1),(8、2),(7、D),(6、C),(E、4),(A、0),(9、3),(5、F)。試選擇所用互連網(wǎng)絡(luò)類型、控制方式,并畫出該互連網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)和各級的交換開關(guān)狀態(tài)圖。
若采用FIFO替換算法,計(jì)算Cache的塊命中率。
如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個(gè)階段,并采用兩級流水線。為了采用指令取消技術(shù),請修改上面的程序。
寫出主存地址和Cache地址的格式,并標(biāo)出各字段的長度。
可能的最高頁命中率是多少?
寫出N=8的蝶式置換的互連函數(shù),如采用Omega網(wǎng)絡(luò),則需幾次通過才能完成此變換?畫出Omega網(wǎng)絡(luò)實(shí)現(xiàn)此變換的控制狀態(tài)圖。
設(shè)16個(gè)處理器編號分別為0,1,…,15,要用單級互連網(wǎng)絡(luò),當(dāng)互連函數(shù)分別為:(1)Cube3(Cube1)(5)Butterfly(Butterfly)(8)σ-1(9)β(1)(13)ρ(2)時(shí),第13號處理器分別與哪一個(gè)處理器相連?
如果N=100,采用指令取消技術(shù)后,在程序執(zhí)行過程中,能夠節(jié)省多少個(gè)指令周期?