A.擴(kuò)大存儲(chǔ)系統(tǒng)的容量
B.提高存儲(chǔ)系統(tǒng)的速度
C.擴(kuò)大存儲(chǔ)系統(tǒng)的容量和提高存儲(chǔ)系統(tǒng)的速度
D.便于程序的訪存操作
您可能感興趣的試卷
你可能感興趣的試題
A.主存地址
B.邏輯地址
C.物理地址
D.有效地址
A.定長(zhǎng)編碼
B.哈夫曼編碼
C.擴(kuò)展編碼
D.需要根據(jù)編碼使用的頻度計(jì)算平均碼長(zhǎng)后確定
A.縮短指令字長(zhǎng)
B.減少程序總位數(shù)
C.增加指令字表示的信息
D.A和B和C
A.訪存速度快
B.節(jié)約主存單元
C.指令字的規(guī)整化
D.指令的優(yōu)化
A.CPU中的通用寄存器
B.主存儲(chǔ)器
C.I/O接口中的寄存器
D.堆棧
最新試題
指出訪存操作數(shù)地址尋址的最大相對(duì)位移量為多少個(gè)字節(jié)?
指出主存與Cache之間各個(gè)塊的映象關(guān)系。
畫出其中一組的邏輯圖。
若在程序執(zhí)行過程中,每從主存裝入一塊到Cache,平均要對(duì)這個(gè)塊訪問16次,計(jì)算在這種情況下的Cache命中率。
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器,假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
若傳送106個(gè)文字符號(hào),且每個(gè)文字符號(hào)后均自動(dòng)跟一個(gè)空格,按最短的編碼,共需傳送多少個(gè)二進(jìn)制位?若傳送波特率為9600bPS,共需傳送多少時(shí)間?
當(dāng)存儲(chǔ)系統(tǒng)的訪問效率為0.5時(shí),計(jì)算命中率和等效訪問周期。
若采用FIFO替換算法,計(jì)算Cache的塊命中率。
共需要多少個(gè)觸發(fā)器和多少個(gè)與門?
如果N=100,采用指令取消技術(shù)后,在程序執(zhí)行過程中,能夠節(jié)省多少個(gè)指令周期?