設計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負127。請設計指令格式，并給出指令各字段的長度和操作碼的編碼。

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。

設16個處理器編號分別為0，1，…，15，要用單級互連網(wǎng)絡，當互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時，第13號處理器分別與哪一個處理器相連？

求出流水線的最優(yōu)調度策略及最小平均延遲時間和流水線的最大吞吐率。

若采用LRU替換算法，計算Cache的塊命中率。

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個階段，并采用兩級流水線。為了采用指令取消技術，請修改上面的程序。

若對數(shù)字0～9和空格采用二進制編碼，試設計編碼平均長度最短的編碼。

為了使存儲系統(tǒng)的訪問效率達到0.94，命中率和等效訪問周期應該提高到多少？

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

按最優(yōu)調度策略連續(xù)輸入8個任務時，流水線的實際吞吐率是多少？