若采用LRU替換算法，計算Cache的塊命中率。

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

畫出其中一組的邏輯圖。

當(dāng)存儲系統(tǒng)的訪問效率為0.5時，計算命中率和等效訪問周期。

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

僅根據(jù)使用頻度，不考慮其它要求，設(shè)計出全Huffman操作碼，計算其平均碼長。

設(shè)計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請設(shè)計指令格式，并給出指令各字段的長度和操作碼的編碼。

共需要多少個觸發(fā)器和多少個與門？

指出訪存操作數(shù)地址尋址的最大相對位移量為多少個字節(jié)？

浮點數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進制位數(shù)來說，等價于p=4。計算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個數(shù)。