當(dāng)存儲系統(tǒng)的訪問效率為0.5時(shí)，計(jì)算命中率和等效訪問周期。

畫出其中一組的邏輯圖。

如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個(gè)指令周期？

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個(gè)階段，并采用兩級流水線。為了采用指令取消技術(shù)，請修改上面的程序。

有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

為了使存儲系統(tǒng)的訪問效率達(dá)到0.94，命中率和等效訪問周期應(yīng)該提高到多少？

若Cache的4個(gè)塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

在編號分別為0，1，2，……，9的16個(gè)處理器之間，要求按下列配對通信：（B、1），（8、2），（7、D），（6、C），（E、4），（A、0），（9、3），（5、F）。試選擇所用互連網(wǎng)絡(luò)類型、控制方式，并畫出該互連網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)和各級的交換開關(guān)狀態(tài)圖。

指出訪存操作數(shù)地址尋址的最大相對位移量為多少個(gè)字節(jié)？

若采用FIFO替換算法，計(jì)算Cache的塊命中率。