假定一臺(tái)32位字長(zhǎng)的機(jī)器中帶符號(hào)整數(shù)用補(bǔ)碼表示，浮點(diǎn)數(shù)用IEEE 754標(biāo)準(zhǔn)表示，寄存器R1和R2的內(nèi)容分別為R1：0000108BH，R2：8080108BH。不同指令對(duì)寄存器進(jìn)行不同的操作，因而，不同指令執(zhí)行時(shí)寄存器內(nèi)容對(duì)應(yīng)的真值不同。假定執(zhí)行下列運(yùn)算指令時(shí)，操作數(shù)為寄存器R1和R2的內(nèi)容，則R1和R2中操作數(shù)的真值分別為多少？
（1）無符號(hào)數(shù)加法指令
（2）帶符號(hào)整數(shù)乘法指令
（3）單精度浮點(diǎn)數(shù)減法指令
您可能感興趣的試卷
最新試題
設(shè)計(jì)8位字長(zhǎng)的寄存器—寄存器型指令3條，16位字長(zhǎng)的寄存器一存儲(chǔ)器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長(zhǎng)度和操作碼的編碼。
僅根據(jù)使用頻度，不考慮其它要求，設(shè)計(jì)出全Huffman操作碼，計(jì)算其平均碼長(zhǎng)。
要求操作碼的平均長(zhǎng)度最短，請(qǐng)?jiān)O(shè)計(jì)操作碼的編碼，并計(jì)算操作碼編碼的平均長(zhǎng)度。
在有16個(gè)處理器的均勻洗牌網(wǎng)絡(luò)中，若要使第0號(hào)處理器與第15號(hào)處理器相連，需要經(jīng)過多少次均勻洗牌和交換置換。
若采用FIFO替換算法，計(jì)算Cache的塊命中率。
按最優(yōu)調(diào)度策略連續(xù)輸入8個(gè)任務(wù)時(shí)，流水線的實(shí)際吞吐率是多少？
如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運(yùn)算和寫回結(jié)果等）三個(gè)階段，并采用三級(jí)流水線。仍然要采用指令取消技術(shù)，請(qǐng)修改上面的程序。
若對(duì)數(shù)字0～9和空格采用二進(jìn)制編碼，試設(shè)計(jì)編碼平均長(zhǎng)度最短的編碼。
若Cache的4個(gè)塊號(hào)為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。
設(shè)16個(gè)處理器編號(hào)分別為0，1，…，15，要用單級(jí)互連網(wǎng)絡(luò)，當(dāng)互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時(shí)，第13號(hào)處理器分別與哪一個(gè)處理器相連？