設(shè)已定義數(shù)據(jù)段:
為了使ADRR+2字中存儲(chǔ)單元中存放的內(nèi)容為“0022H”,上述橫線空白處應(yīng)填寫的語句是()
您可能感興趣的試卷
你可能感興趣的試題
執(zhí)行后,BUF的內(nèi)容為()
A.20H
B.22H
C.24H
D.26H
執(zhí)行后,BUF的內(nèi)容為()
A.20H
B.21H
C.22H
D.23H
上兩條指令匯編后CL的值為()
A.01H
B.02H
C.04H
D.08H
A.執(zhí)行段間過程調(diào)用CALL和段間返回指令RET
B.執(zhí)行定位偽指令ORG
C.執(zhí)行段間無條件轉(zhuǎn)移指令JMP
D.響應(yīng)中斷及中斷返回指令I(lǐng)PET
最新試題
SPI總線是一種()形總線結(jié)構(gòu),在SCLK時(shí)鐘信號的控制下,兩個(gè)雙向()寄存器進(jìn)行數(shù)據(jù)交換。
MSP430單片機(jī)的JTAG引腳可用于程序下載和在線調(diào)試。()
在I2C總線中,應(yīng)答信號始終由從機(jī)發(fā)出。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
容量為8K×8bit的存儲(chǔ)器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
I2C總線的通信速率僅由主機(jī)確定。
某存儲(chǔ)器系統(tǒng)要求采用3:8譯碼器對A19~A15進(jìn)行全譯碼,需要()片。
增計(jì)數(shù)模式的計(jì)數(shù)過程是()。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí),BHE#=1,A0=0。()
要組成32M×8bit的存儲(chǔ)器,需要1M×4bit的存儲(chǔ)芯片共()片。